Contents
TIA Portal Pamięć Zegara oraz Pamięć Systemowa
1. Pamięć Zegara oraz Pamięć Systemowa – aktywacja
Pamieć zegara domyślnie jest NIEAKTYWNA. Aby ją aktywować podświetl (w Network View) PLC, po czym przejdź do: Properties » General » System and clock memory » Clock memory bits and System memory bits:
2. Bity pamięci zegara – opis
Każdy bit pamięci zmienia swój stan że zdefiniowaną częstotliwością.
Skoro jesteśmy w zakładce ‘System and clock memory’ warto zwrócić uwagę na Bity pamięci systemowej:

Powyższe bity potrafią być bardzo przydatne.
- Bitu ‘FirstScan’ mozemy użyć do np. załadowania wartości (np. jako ‘IN’ do funkcji) jednorazowo podczas pierwszego cyklu sterownika.
- Bit AlwaysFALSE jest przydatny do “wykomentowywania” części kodu drabinkowego (LAD), którego nie chcemy przywoływać ale wolelibyśmy nie usuwać.
- Bit AlwaysTRUE jest przydatny do logicznego obchodzenia sygnałów (OR), których stanu nie możemy wymusić z poziomu TIA Portal (‘force’).